设计资料：520-基于ZU15EG 适配AWR2243的雷达验证底板 高速信号处理板 AWR2243毫米波板
| 基于ZU15EG 适配AWR2243的雷达验证底板 一、板卡概述 本板卡系北京太速科技自主研发，基于MPSOC系列SOC XCZU15EG-FFVB1156架构，搭载两组64-bit DDR4，每组容量32Gb，最高可稳定运行在2400MT/s。另有1路10G SFP+光纤接口、1路40G QSFP光纤接口、1路USB3.0接口、1路千兆网络接口、1路DP接口。板卡具有自控上电顺序，支持多种启动模式，如Nor Flash启动，EMMC启动，SD卡启动等。板卡可对接TI公司四片AWR2243的毫米波板MMWCAS-RF-EVM。可用于高速信号处理等领域。设计满足工业级要求。
二、硬件内容 硬件原理框图如下： 图 3:ZU15EG板卡原理框图 硬件接口内容 ● PS端挂载一簇DDR4，数据位宽64-bit，容量32Gb，最高可稳定运行在2400MT/s； ● PS端挂载两片QSPI x4 NorFlash，每片容量512Mb，用于系统配置程序存储； ● PS端挂载挂一片EMMC，64Gb容量，可用于系统配置程序存储； ● PS端外挂SD卡接口，最大支持搜索8192个文件数，可用于系统配置程序存储； ● PS端外接Display Port接口，支持Display Port 1.2a协议标准，仅支持对外输出； ● PS端外接一路千兆以太网接口，支持10/100/1000Mbps速率传输； ● PS端外接一路USB3.0接口，最大速率可达5Gbps； ● 板卡外接一路RS232接口，由PS端UART0转出，可用于系统调试及状态信息打印； ● 板卡外接一路RS485接口，由PS端UART1转出，可用于系统调试及状态信息打印； ● 板卡外接两路CAN接口，由PS端引出； ● PL端挂载一簇DDR4，数据位宽64-bit，容量32Gb，最高可稳定运行在2400MT/s； ● PL端挂载一片SPI接口的DataFlash，容量16Mb，可用于存储系统参数信息； ● PL端外接一路QSFP接口，最高支持40Gbps数据传输速率； ● PL端外接一路SFP+接口，最高支持10Gbps数据传输速率； ● PL端外接两组120-pin高速连接器，每组连接器支持12对LVDS、52路LVCMOS33； ● 板卡支持挂载M.2 PCIe x4接口的固态硬盘； ● 板卡留有多路用户自定义测试IO管脚； ● 板卡留有一组4位用户自定义拨码开关； ● 板卡芯片全部采用工业级芯片； ● 支持9V~36V电压输入范围，具有防反接保护、过压保护等电源防护功能； 三、基础软件内容 ● PS端QSPI加载测试代码； ● PS端EMMC加载测试代码； ● PS端SD卡加载测试代码； ● PS端DDR4读写测试代码； ● PS端千兆网口收发测试代码； ● PS端RS232接口读写测试代码； ● PS端RS485接口读写测试代码； ● PS端CAN接口读写测试代码 ● PL端DDR4读写测试代码； ● PL端SPI接口的DataFlash读写测试代码； ● PL端QSFP接口ibert模式测试代码； ● PL端SFP+接口ibert模式测试代码； ● PL端M.2 SSD接口测试代码； ● 其它GPIO信号连通性测试代码； 四、平台软件内容 ● 基于TI公司的驱动程序，完成ARM SDK软件对TI 公司4片级联射频板（MMWCAS-RF-EVM）的配置； ● 完成PL端程序对级联射频板的SPI和控制接口开发调试； ● 完成PL端程序对4片射频芯片AWR2443的基于LVDS接口的数据接收和组帧；LVDS的接口速率不低于450Mbps； ● 完成PL端程序通过AXI_HP总线将组帧后的基带数据存入PS端的DDR4 SDRAM；每秒钟缓存的数据量不超过480MB； ● 完成将DDR4 SDRAM中数据以FTP的形式传输给PC机存成文件，通过Matlab程序验证数据的正确性； ● 完成RS232、RS485、CAN和网口等接口的程序集成和调试，只测试数传功能，不涉及业务应用数据。 五、物理性能 5.1物理特性 ● 工作温度：商业级 0℃ ~ +55℃，工业级-40℃~+85℃ ● 工作湿度：10%～80% 5.2供电要求 ● 单电源供电，整板最大功耗：30W ● 电压：+12VDC±10%@5A， 六、应用领域 高速信号处理、 |
FPGA加速计算, 6U VPX, DSP图像处理, AWR2243毫米波板, 设计资料：912-光纤图像处理平台 基于6U CPCIe的双路光纤图像DSP实时计算平台
