2024届数字IC秋招-华为机试-数字芯片-笔试真题和答案（四）（含2022年和2023年）

文章目录

• 前言
• • 1、uvm_phase机制按照是否消耗仿真时间分为哪几类
  • 2、多比特信号A，在时钟域clk_a存在从8’d100到8’d101的变化过程中，若在时钟域clk_b采用触发器直接采样，可能采到的数据
  • 3、下列哪个不是必须的，在post-layout时序仿真时？
  • 4、有关异步FIFO,以下说法正确的是
  • 5、数字电路中用补码来表示负数，补码可以直接参与"加减”运算，但不能直接参与乘法*运算
  • 6、int a; int test_q[$]=(2,5,3,8); a=test_q.pop_back(); 上述代码执行完后a的值是
  • 7、时序收敛的PLL 3分频器的输入时钟和分频后的输出时钟的关系是异步时钟
  • 8、以下关于仲裁功能说法错误的是:
  • 9、一个4位D/A转换器，它满刻度输出电压为20V，当