ARM架构（二）—— arm v7/v8/v9寄存器介绍
1、ARM v7寄存器
1.1 通用寄存器
V7 V8开始 FIQ个IRQ优先级一样，
通用寄存器：31个
1.2 程序状态寄存器
CPSR是程序状态毒存器，保存条件标志位，中断禁止位，当前处理器模式等控制和状态位。每种异常模式下还存在SPSR，保存进入异常模式前的CPSR寄存器值，用于异常处理完成后恢复CPSR的状态。User和Sys不属于异常模式，没有CPSR寄存器，在User模式下，受限的CPSR存器称谓APSR(Application Program Status Register)。ARMV7-A中CPSR寄存器的信息如下图所示。
| Field | 作用 |
|---|---|
| N | ALU返回运算结果是否为负数 |
| Z | ALU返回运算结果是否为0 |
| C | ALU运算是否发生进位 |
| V | ALU运算是否发生溢出 |
| Q | cumulative saturation |
| J | ARM是否处于 Jazelle 状态 |
| E | 控制load/store字节序 |
| A | disables asynchronous aborts，User模式不能操作 |
| I | 使能/去使能IRQ，User模式不能操作 |
| F | 使能/去使能FIQ，User模式不能操作 |
| T | ARM和Thumb状态标志位 |
| GE | 用于某些SIMD（Single Instruction, Multiple Data）指令 |
| M[4:0] | 处理器模式：FIQ,IRQ,ABT,SVC,UND,MON,HYP。User模式不能操作 |
1.3 Coprocessor 15(CP15)寄存器
在ARM v7 上所有的系统寄存器都是按CP15寄存器操作,使用MRC 和MCR指令操作。【ARM V8和ARM V9之后可以直接操作系统寄存器，通过MRS指令操作。】
————————————————————————————————————————————————
MRC p15,0,r0,c1,c0,0; Read System Contril Register configuration data 读协处理器到通用寄存器
ORR r0,r0,#(1
免责声明：我们致力于保护作者版权，注重分享，被刊用文章因无法核实真实出处，未能及时与作者取得联系，或有版权异议的，请联系管理员，我们会立即处理! 部分文章是来自自研大数据AI进行生成,内容摘自(百度百科,百度知道,头条百科,中国民法典,刑法,牛津词典,新华词典,汉语词典,国家院校,科普平台)等数据,内容仅供学习参考,不准确地方联系删除处理! 图片声明：本站部分配图来自人工智能系统AI生成,觅知网授权图片,PxHere摄影无版权图库和百度，360，搜狗等多加搜索引擎自动关键词搜索配图，如有侵权的图片，请第一时间联系我们，邮箱：ciyunidc@ciyunshuju.com。本站只作为美观性配图使用,无任何非法侵犯第三方意图,一切解释权归图片著作权方,本站不承担任何责任。如有恶意碰瓷者,必当奉陪到底严惩不贷!
