Verilog设计优先级仲裁器
温馨提示:这篇文章已超过421天没有更新,请注意相关的内容是否还可用!
文章目录
- 一、仲裁器Arbiter是什么?
- 二、固定优先级仲裁器Fixed Priority Arbiter
- 三、轮询优先级仲裁器Round Robin Arbiter
- 四、权重轮询优先级仲裁器Weighted Round Robin Arbiter
一、仲裁器Arbiter是什么?
仲裁器主要用于当多个source发出请求时,根据一定的规则,来选择响应哪一个source。
比如说source有6个,编号分别为0、1、2、3、4、5,优先级依次减小。那么当3号发出请求时,就无视4号、5号,响应3号的请求。同样的,当0号发出请求时,就响应0号,无视1-5号是否发出了请求。
二、固定优先级仲裁器Fixed Priority Arbiter
verilog设计:
i_priority为独热码,例如00100,则说明2号的请求优先级最高,向左依次降低
module FIXED_Arbiter#( parameter P_CHANNEL_NUM = 8 )( input i_clk , input i_rst , input [P_CHANNEL_NUM - 1 : 0] i_req , input [P_CHANNEL_NUM - 1 : 0] i_priority , input i_req_valid , output [P_CHANNEL_NUM - 1 : 0] o_grant , output o_grant_valid ); /***************reg*******************/ reg [P_CHANNEL_NUM - 1 : 0] ro_grant ; reg ro_grant_valid ; /***************wire******************/ wire [2*P_CHANNEL_NUM - 1 : 0] req_sub_first_priority ; wire [2*P_CHANNEL_NUM - 1 : 0] w_double_req ; wire [2*P_CHANNEL_NUM - 1 : 0] w_double_grant ; /***************component*************/ /***************assign****************/ assign o_grant = ro_grant ; assign o_grant_valid = ro_grant_valid; assign req_sub_first_priority = w_double_req - i_priority; assign w_double_req = {i_req,i_req}; assign w_double_grant = w_double_req & (~req_sub_first_priority); /***************always****************/ always @(posedge i_clk or posedge i_rst)begin if(i_rst) ro_grant i_req,i_req}; assign w_double_grant = w_double_req & (~req_sub_first_priority); /***************always****************/ always @(posedge i_clk or posedge i_rst)begin if(i_rst) round_priority round_priority[P_CHANNEL_NUM - 2 : 0],round_priority[P_CHANNEL_NUM - 1]}; else round_priority
免责声明:我们致力于保护作者版权,注重分享,被刊用文章因无法核实真实出处,未能及时与作者取得联系,或有版权异议的,请联系管理员,我们会立即处理! 部分文章是来自自研大数据AI进行生成,内容摘自(百度百科,百度知道,头条百科,中国民法典,刑法,牛津词典,新华词典,汉语词典,国家院校,科普平台)等数据,内容仅供学习参考,不准确地方联系删除处理! 图片声明:本站部分配图来自人工智能系统AI生成,觅知网授权图片,PxHere摄影无版权图库和百度,360,搜狗等多加搜索引擎自动关键词搜索配图,如有侵权的图片,请第一时间联系我们,邮箱:ciyunidc@ciyunshuju.com。本站只作为美观性配图使用,无任何非法侵犯第三方意图,一切解释权归图片著作权方,本站不承担任何责任。如有恶意碰瓷者,必当奉陪到底严惩不贷!
